Login/Register
Hint: separate multiple terms with commas
Date
E.g., 01/21/2021
Date
E.g., 01/21/2021
Global
Global
China (简体中文)
Japan (日本語)
Korea (한국어)
Taiwan (繁體中文)
TI training & videos >
Applications & designs
Live training
Products
Tools & software
Toggle navigation
Hint: separate multiple terms with commas
Date
E.g., 01/21/2021
Date
E.g., 01/21/2021
Global
China (简体中文)
Japan (日本語)
Korea (한국어)
Taiwan (繁體中文)
Email
如何在 QFN 封装芯片的 PCB 设计上得到尽可能好的串扰性能
Description
February 25, 2016
TI 工程师在本视频中介绍了如何在 QFN 封装芯片的 PCB 的设计上得到尽可能好的串扰性能。主要分三章进行讲解,第一、 QFN 封装简介;第二、如何最小化 PCB 设计上的串扰;第三、仿真结果总结与比较。
Additional information
点击这里获取高速电路设计的更多技术干货
Related courses and events
05:05
汽车液晶显示屏解决方案
01:07
如何使用TI 的16Gbps重定时器和100MHz时钟解决方案提升您的PCIe Gen4性能
02:53
Flexible Design, Low Power For Ultrasound Systems
04:41
借助现成的耦合电感器缩小您的Fly-Buck™设计
08:42
在 PLC 应用中使用 LM5160 芯片进行 Fly-Buck 变换器设计
arrow-top
close
delete
download
menu
search
sortingArrows
zoom-in
zoom-out
arrow-down
arrow-up
arrowCircle-left
arrowCircle-right
blockDiagram
calculator
calendar
chatBubble-double
chatBubble-person
chatBubble-single
checkmark-circle
chevron-down
chevron-left
chevron-right
chevron-up
chip
clipboard
close-circle
crossReference
dash
document-generic
document-pdfAcrobat
document-web
evaluationModule
globe
historyClock
info-circle
list
lock
mail
myTI
onlineDataSheet
person
phone
question-circle
referenceDesign
shoppingCart
star
tools
videos
warning
wiki